REMARKS

The present Amendment amends claims 1-11. Therefore, the present application has pending claims 1-11.

Applicants note that the Examiner did not consider the Information Disclosure Statement filed on April 6, 2001 along with the present application. A copy of said Information Disclosure Statement is attached herewith. The Examiner is respectfully requested to indicate that such Information Disclosure Statement has been considered.

Claim 6 stands objected to due to informalities noted by the Examiner in paragraph 2 of the Office Action. Amendments were made to claim 6 to correct the informalities noted by the Examiner. Therefore, this objection is overcome and should be withdrawn.

Claims 1, 6, 7, 10 and 11 stand rejected under 35 USC §102(e) as being anticipated by Olarig (U.S. Patent No. 6,484,232) and claims 2, 8 and 9 stand rejected under 35 USC §103(a) as being unpatentable over Olarig. Applicants submit that Olarig is not appropriate reference to be used for anticipatory or obviousness type purposes to reject the claims of the present application being that the present application claims a priority date of April 6, 2000 which is prior to the effective date of November 30, 2000 of Olarig. Therefore, the above noted rejections under 35 USC §102(e) and 35 USC §103(a) are rendered moot. Accordingly, reconsideration and withdrawal of these rejections is respectfully requested.

In order to perfect Applicants claim of priority a certified copy of the Priority

Document was filed on April 6, 2000 along with the present application. An

acknowledgement of this claim for priority was set forth by the Examiner in the Office

Action.

To further perfect Applicants claim of priority filed on even date herewith is a Sworn English Translation of the Priority Document. As can be seen from the Sworn English Translation of the Priority Document, the claims of the present application are fully supported therein. Thus, since Olarig is not an appropriate reference to be used for anticipatory or obviousness type purposes to reject the claims of the present application, the above noted rejections fail. However, even if Olarig could be used to reject the claims of the present application, it is submitted that the features of the present invention as recited in claims 1-11 are not taught or suggested by Olarig whether taken individually or in combination with any of the other references of record.

Being that the only rejections of claims 1, 2 and 6-11 is as noted above based on the Olarig reference, and these rejections fail as noted above, Applicants submit that claims 1, 2 and 6-11 are allowable over the prior art of record. Further, Applicants note the Examiner's indication in paragraph 7 of the Office Action that claims 3-5 contain allowable subject matter.

In view of the foregoing amendments and remarks, Applicants submit that claims 1-11 are in condition for allowance. Accordingly, early allowance of claims 1-11 is respectfully requested.

To the extent necessary, the applicants petition for an extension of time under 37 CFR 1.136. Please charge any shortage in fees due in connection with the filing of this paper, including extension of time fees, or credit any overpayment of fees, to the deposit account of Antonelli, Terry, Stout & Kraus, LLP, Deposit Account No. 01-2135 (500.39978X00).

Respectfully submitted,

ANTONELLI, TERRY, STOUT & KRAUS, LLP

Carl I. Brundidge

Registration No. 29,621

CIB/jdc (703) 312-6600

JAN 3 0 2001 8

INFORMATION UNDER 37 CFR 1.56(a)

(For Initial Filing)

The following references are submitted as information to comply with the duty of disclosure under 37 CFR 1.56(a):

References		Disclosed in the		Сору			Translation	
	specific Yes	No	Enc.	Follow	Please obtain	Enc.	Not avail- able	
1. JP-A-2-234243	0	·	0			(only abstract)		
2.								
3.								
4.								
5.								

Concise explanation (relevant portions)

(54) MAIN STORAGE

(11) 2-234243 (A) (43) 17.9.1990


(21) Appl. No. 64-53880 (22) 8.3.1989

(71) MITSUBISHI ELECTRIC CORP (72) TATSUO TAKASUKA

(51) Int. CI5. G06F12/06

PURPOSE: To attain the accesses to the main storages with no deterioration of performance by adding a memory access timing switch means between a main storage controller and both the 1st and 2nd main storages to perform the automatic switch of the memory access timing of the main storages.

CONSTITUTION: A storage system consists of a main storage controller 1, a 1st main storage 2A containing a dynamic RAM of a fast access time, and a 2nd main storage 3A containing a dynamic RAM of a slow access time. Then a memory access timing switch means is added between the controller 1 and both storages 2A and 3A in order to automatically switch the memory access timing of the controller 1. Thus the memory accesses are attained with no deterioration of performance even if both main storages having the fast and slow access times respectively are used at one time.



8A; the 1st board selection circuit, 9A; the 2nd board sel circuit, 13; storage capacity line, 15; timing controller

⑪特許出願公開

◎ 公 開 特 許 公 報 (A) 平2-234243

®Int.Ci.⁵

識別記号

庁内整理番号

@公開 平成2年(1990)9月17日

G 06 F 12/06

W 8841-5B

審査請求 未請求 請求項の数 1 (全6頁)

劉発明の名称 主記憶装置

②特 顧 平1-53880

図出 頭 平1(1989)3月8日

@発明者 高須賀 立夫

神奈川県鎌倉市上町屋325番地 三菱電機株式会社コンビ

ユータ製作所内

切出 顋 人 三菱電機株式会社

東京都千代田区丸の内2丁目2番3号

⑩代 理 人 弁理士 曾我 道照 外4名

明 极 口

1. 発明の名称

·主紀憶装置

2. 特許額求の前囲

アクセスタイムの遠いRAMを搭成した第1の主記包装屋と、アクセスタイムの選いRAMを搭成したが2の主記包装冠と、前記第1およびが2の主記包装冠を制御する主記包制御装配とを存する配位システムにおいて、前記主記包制御装配のメモリアクセス・タイミングを自動的に切り替えるように前記主記包制御装置と射記第1およびダの切り包えを行う手段を設けたことを特徴とする主記包装屋。

3. 発明の詳細な説明

〔症以上の利用分野〕

この発明は、役別の群を込みまたは記み出しの際にアクセスタイムの違いダイナミックRAMを搭載した主紀仏装証をアクセスしているか、またはアクセスタイムの違いダイナミックRAMを

構成した主記憶装置をアクセスしているかを特別できるようにした主記憶装置に関するものである。 【従来の技術】

第4回は、従来の主記憶制御装置および主記 伯装鼠の構成を示す斑略ブロック園である。園に おいて、(1)は主記控制御装制、(2)はアクセス タイムの違いダイナミック R'A M を搭放した第1 の主記憶装置。(3)はアクセスタイムの扱いダイ ナミックRAMを搭載した第2の主記憶装置、(4) は主記憶劇研袋器(1)から第1 および第2の主記 伐袋鼠(2)。(3)ヘアドレスを送出するためのア ドレス線、(5 a)は第1の主記憶装冠(2)の第1 のアドレスヒット信号。(56)は第2の主記位設 冠(3)の第2のアドレスヒット信号。(6)はデー タ級、(7a)は第1のモード信号であって、アク セスタイムの辺いダイナミックRAMを搭改した 年1の主犯位装款であることを示し、ここではハ イレベルである。(7 b)は第2のモードは母であっ て、アクセスタイムの遅いダイナミックRAMを **所及した料2の主記位装置であることを示し、こ**

こではローレベルである。(7)は第1 および第2 のモード信号(7 a)、(7 b)をワイアード・オアしたモード信号で、ここではローレベルである。(8)は第1 の主記憶装訂(2)の第1のボードセレクト回路。(1 2)は第1 の記憶容量操で、主記憶制御装置(1)からボードセレクト回路。(1 3)は第2の記憶容量が必要を選出する。(1 3)は第2の記憶容量が必要を選出する。(1 3)は第2の記憶容量が必要を受け、1 2)の記憶容量が変更がある。(1 5)は主記憶制御装置(1)内にあるタイミング制御装置である。

第5 図は従来の主記憶装置のボードセレクト 回路の構成を示す威勢プロック図である。図において、(10 a)は第1の主記憶装置(2)の第1の 記憶容量生成回路、(10 b)は第2の主記憶装置 (3)の第2の記憶容量生成回路、(11 a)は第1 のボードセレクト回路(8)内にある第1のアドレス比較回路で、アドレス級(4)のアドレスと第1

まず,第1日よび第2の主記位装蔵(2).(3)が実 抜されている場合。モード信号(7)はローレベル となるため、主記憶制御装置(1)はアクセスタイ ムの遅いダイナミックRAMを搭頭した第2の主 記包装包(3)が実装されていると袋別する。すな わち、第2の主記位装置(3)から情報を抗み出す 際は、主配位制御袋鼠(1)がアドレス保報と記忆 容及慣報を各々アドレス娘(4)と第1の紀憶容及 版(12)に送出する。この第1の記憶容以版(12) の記憶情報は第1の主記憶装置(2)の第1のボー ドセレクト回路(8)に入力され、この回路(8)で 第1の主記協議記(2)の記憶容良と第1の記憶容 鼠紋(12)の記憶羽段開報とを加算し、第2の記 位装冠(3)へ第2の記憶容員数(13)を介して送 出する。新2の配位装蔵(3)の第2のボードセレ クト回器(9)ではアドレス級(4)のアドレス桁船 が、第2の記憶界以級(13)の記憶界風情報と節 2の主記憶装蔵(3)と第2の主記憶装蔵(3)の記 恒な丘と第2の記憶容及級(13)を加算した第3 の記憶容量魚(1.4)の記憶容具摺銀の范囲内にあ

の配領容及生成同路(10a)の出力とを比較し、一致する場合は第1のアドレスヒット信号(5a)を出力する。(11b)は第2のボードセレクト回路(9)内にある第2のアドレス比較回路で、アドレス級(4)のアドレスと第2の記憶容易生成の部位容易には第2のアドレスヒット信号(5b)を出力する。(14)は第3の記憶容景線で、第2の記憶容易と成び容易は(10b)の中でボード記憶容易と第2の記憶容易級(10b)の中でボード記憶容易と第2の記憶容易級(13)の記憶容易に関係を加算する。なお、アドレス級(4)の情報をA、第1の記憶容易級(12)の情報をA、第1の記憶容易とである。

第6 図は従来のメモリアクセスの関係を説明するためのタイムチャートを示す例である。 図において、(A)、(B)、(C)、(D)、(E)、(F)、(G)はタイミング制件回路(15)で生成される弁ステートを示す。

促来の主記憶装置は上紀のように報成され、

る時、第2のアドレスヒット信号(5 b)を第2のアドレス比较回路(1 l b)より出力する

主紀位制御装置(1)はアドレス俯仰出力と同 時に第6図(a)のステート(A)が開始し,ステー ト(月)へ進む。アドレスヒット信号(5.)が有効で あるためステートは,次の(C).(D).(E).(F). (G)へと進む。第2の主紀億装冠(3)が、アドレ ス個級を受得してから読み出しデータをデータは (6)へ出力し始めるのは、ステート(E)の頭にな る。次に、第1の主配位装置(2)から佾似を読み 出す原は、主記憶期御装蔵(1)がアドレス個領と 紀位容量析限を各々アドレス以(4)と第1の紀位 野貝典(12)に送出する。第1の主記憶装器(2) の第1のボードセレクト回路(8)ではアドレス級 (4)のアドレス個報が第1の記憶容以級(12)の 記憶容は解観と第2の記憶容員級(13)の記憶容 **最州報の范囲内にある時、第1のアドレスヒット** 信号(5a)をÍ1のアドレス比较回路(1la)よ

主記憶制御装錠(1)は、アドレス保報と同時

第1の主空伯装録(2)だけが突装されている 場合、第1のモード信号(7 a)がそのまま全体の モード信号(7)となり、ハイレベルとなるため主 記憶研算装置(1)はアクセスタイムの立いダイナ ミックRAMを描设した第1の主配位装置(2)が 実装されていると疑別する。すなわち。主記憶観 選載置(1)がアドレス相観をアドレス粒(4)に送 出し、そのアドレス相間を第1の主記憶器 (2) の第1のボードセレクト回路(8)内の第1の記憶 第以生成回路(10a)とを第1のアドレス比回 路(11a)で比較し、第1の主記位装置(2)の記 は容量配明内にあれば第1のアドレスヒット信号 (5a)を第1のアドレス比吸回器(11a)より出 カする。主配傾倒勾装配(1)はアドレス桁組出力と同時に氧6関(b)のステート(A)が開始し、ステート(B)へ遊む。アドレスヒット信号(5)が有効であるため次へ遊むが、モード信号(7)がハイレベルのためステート(C)、(D)をスキップし、ステート(E)、(F)、(G)へと遊む。よって、第1の主配位装置(2)がアドレス桁額を受信してから配み出しデータをデータ組(6)へ出力し始めるのはステート(E)の頭になる

【 発明が解決しようとする 怒題 】

上記のような従来の主配値数額では、第1 および第2のモード信号(7 a)、(7 b)がメモリアクセスとは疑関係にレベル信号として出力されており、かつワイアードオアされているためアクセスタイムの起いダイナミックRAMを搭放した部份数額(1)のメモリアクセス・タイミングが制御され、アクセスタイムの違いダイナミックRAMを搭放した第1の主記位数額(2)をアクセスを

符 乱した第2の主紀位装領(3)をアクセスすると 同じアクセス時間を受するという同題点があった。

この発明は、かかる問題点を解決するためになれたもので、アクセスタイムの違いダイナミックRAMを搭放した第1の主記包装冠とアクセスタイムの違いダイナミックRAMを搭放した第2の主記包装冠とが同時に突装されたときでもでクセスタイムの違いダイナミックRAMを構成を得るは立記を関するとも目的とする。

【図風を解決するための手段】

復観複数団と前配第1および第2の主記位数目間にメモリアクセス・タイミングの切り替えを行う 手段を設けたものである。

【作用】

この発明においては、主記憶装置よりモード は サモアドレスヒット は サに 前 削して 出力し、 主記 値 解 句 装 証 の メモリ アクセス・タイミングの 切り 僻 と を 行う。

[突的例]

第1図はこの発明の一実施例による主記値そ 相成を示すは降プロック間である。例において、 第4関と同一符号のものは第4関の和成製器と同 一である。(8A)は新1の主記憶数量(2A)の集 1のボードセレクト何路。(9A)は第2の主記憶 被置(3A)の第2のボードセレクト回路である。

第2団は第1図の主配金額回のボードセレクト国際の和成を示す資味プロック図である。図において、詳5図と関一件号のものは第5図の科成受験と関一である。(15a)は第1のアンド回路で、第1のアドレスヒット借号(5a)とハイレベ

ル信号(16)とのアンドをとり第1のモード信号(7a)を出力する。(15b)は第2のアンド回路で、第2のアドレスヒット信号(5b)とローレベル信号(17)とのアンドをとり第2のモード信号(7b)を出力する。

第3回はこの発明における主配値制御投資と 主記位装配間のメモリアクセスの関係を説明する ためのタイムチャートを示す図である。

上記のように相成された主記位装置において、まず、第1回に示すように第1の主記位装置(2A)と第2の主記位装置(3A)が突装されている場合。第2の主記位装置(3A)から情報を読み出す際は、主記包制御装置(1)がアドレス情報をアドレス線(4)に送出し、そのアドレス情報が第2の記憶容量(13)の記憶容量情報と第3の記憶容量(14)の記憶容量情報と第3の記憶容量(14)の記憶容量情報と第3の記憶容量にあれば、第2のアドレスとット信号(5b)を第2のアドレス比較回路(11b)より出力する。

· この時間時に第2のアドレスヒット信号 (5b) とローレベル信号 (14)との論理報を第2の

效回路(1 La)より出力する。

次に、第1の主配値数量(2 A)から情報を抗み出す際は、アドレス情報をアドレス級(4)に送出し、そのアドレス情報が第1の配値容量級(1 2)の配値容量機と第2の記憶容量級(1 3)の配憶容量情報と第2の記憶容量級(1 3)の記憶容量情報との范囲内にあれば、第1のアドレスヒッ

アンド回路(126)でとりその出力を第2のモー、 ド信号(7h)としてローレベルの信号を出力する。 すなわち、モード信号(7)はローレベルとなるた め、主記憶制研装包(1)はアクセスタイムの遅い ダイナミックRAMを指載した第2の主記憶報間、 (3 A)が実装されていると漿削する。よって、主 記憶制御数数(1)はアドレス館報出力と同時に第 3 図のステート(A)が開始し、ステート(B)へ進 ひ。アドレスヒット信号(5)が有効であるステー トは次の(C),(D),(E),(F),(G)へと進む。 佐 ` 2の主記憶装置(3 A)がアドレス情報を受信して から読み出しデータを出力し始めるのはステート (E)の頭になる。次に、卸1の主記位装置(2A) から悄悄を読み出す際は、アドレス情報をアドレ ス級(4)に送出し、そのアドレス領報を築1の主 記憶装置(2A)の第1のボードセレクト回路(A A)内の第1の記憶容量生成団器(10a)とを集 1のアドレス比較回路(114)で比較し、第1の 主配憶装置(2A)の記憶容量範囲内にあれば第1 のアドレスヒット信号(5 a)を前)のアドレス比

ト は 升 (5 a)を 第 1 の ア ド レ ス 比 牧 回 粋 (1 1 a) よ り 出 力 す る 。

このとき何時に、第1のアドレスヒット信号 (5a)とハイレベル信号(しら)との論理租を第1 のアンド回路(1 5 a)でとり、その出力を第1の モードは号(7a)としてハイレベルのほ号を出力 する。すなわち、モード信号(7)はハイレベルと なるため主記憶制御袋買(1)は、アクセスタイム の違いダイナミックRAMを搭載した第1の主記 位装取(2人)が実装されていると簡別する。よっ て、主記追制関数記(1)はアドレス情報出力と同 時にステート(A)が開始し、ステート(B)へ遊む。 アドレスヒット信号(5)が有効であるため次に遊 むが、モード信号(7)がハイレベルのためステー ト(C), (D)をスキップし, ステート(E).(F), (G)へと進む。よって、第1の主記値装置(2A) がアドレス相報を受信してから錠み出しデータを データ級(6)へ出力し始めるはステート(尼)の資 になる..

[発明の効果]


4. 図面の簡単な説明

第1 図はこの発明の一実施例による主記機制作 被罰および主記位装置の級略相成プロック図、第 2 図は第1 図のボードセレクト回路の斑略様のプロック図、第3 図はこの発明の動作を説明するためのタイムチャート図、第4 図は従来の主記機制 研装記および主犯 位装版の 胸略相成 ブロック 間。 第5 関は従来の主記 信装版のボードセレクト 回路 の 原略相成例。第6 図は従来助作を説明するため のタイムチャート 図である。

図において、(1)・・・ 主記憶創貫装置、(2 A)・・・ 第1の主記恒装録、(3 A)・・・ 第2の主記。 個装録、(7 a)・・・ 第1のモード信号、(7 b)・・・ 第2のモード信号、(8 A)・・・ 第1のボードセレクト回路、(9 A)・・・ 第2のボードセレクト回路、(1 t a)・・・ 第1のアドレス比較回路、(1 b)・・・ 第2のアドレス比欧回路、(1 2)・・ 第1の記憶容量線、(1 3)・・・ 第2の記憶容量線、(1 4)・・・ 第3の記憶容量線、(1 5 a)・・ 第1のアンド回路、(1 5 b)・・ 第2のアンド回路、(1 6)・・・ ハイレベル信号、(1 7)・・・ タイミング制制回路である。

なお、各圏中国一特号は同一又は相当部分を示す。

代型人 曽 我 遊 照



第2図

